日本国特許庁 PCT/JP03/09578 JAPAN PATENT OFFICE

29.07.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 8月30日

REO'D 12 SEP 2003

出 願 番 号 Application Number:

特願2002-255616

[ST. 10/C]:

[JP2002-255616]

出 願 人
Applicant(s):

サンケン電気株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年 8月29日

今井康



Best Available Copy

【書類名】

特許願

【整理番号】

K0210

【提出日】

平成14年 8月30日

【あて先】

特許庁長官 殿

【発明者】

【住所又は居所】

埼玉県新座市北野3丁目6番3号 サンケン電気株式会

社内

【氏名】

小池 憲吾

【特許出願人】

【識別番号】

000106276

【氏名又は名称】

サンケン電気株式会社

【代理人】

【識別番号】

100082049

【弁理士】

【氏名又は名称】

清水 敬一

【電話番号】

03-3760-5351

【手数料の表示】

【予納台帳番号】

014546

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

ヘルン 目

要



【発明の名称】 スイッチング電源装置

【特許請求の範囲】

【請求項1】 直流電源と、該直流電源に対して直列に接続されたトランスの1 次巻線及びスイッチング素子と、前記トランスの1次巻線又は前記スイッチング 素子に流れる電流を検出する電流検出手段と、前記トランスの2次巻線に接続され且つ直流出力電圧を発生する出力整流平滑回路と、前記直流出力電圧が略一定 となるように前記スイッチング素子のオン・オフ期間を制御する駆動信号を発生 する制御回路とを備えたスイッチング電源装置において、

前記制御回路は、前記電流検出手段の検出信号の電圧レベルと基準電圧のレベルとを比較して第1の電圧レベル又は第2の電圧レベルの電流検出信号を出力する電流比較手段と、前記スイッチング素子のオンからオフへの切り替え時に前記スイッチング素子の制御端子に付与される前記駆動信号のエッジを検出するエッジ検出手段と、該エッジ検出手段が前記駆動信号のエッジを検出したときに前記電流比較手段から前記電流検出信号を取り込んで出力信号を発生する負荷判定手段とを有し、該負荷判定手段の出力信号が前記第1の電圧レベルのときに軽負荷状態と判断し、前記負荷判定手段の出力信号が前記第2の電圧レベルのときに軽負荷状態と判断し、前記負荷判定手段の出力信号が前記第2の電圧レベルのときに軽

【請求項2】 前記制御回路は、前記負荷判定手段の出力信号が前記第1の電圧 レベルのときに前記駆動信号の発振周波数を低下させ、前記負荷判定手段の出力 信号が前記第2の電圧レベルのときに前記駆動信号の発振周波数を増加させる発 振制御手段を有する請求項1に記載のスイッチング電源装置。

【請求項3】 前記制御回路は、前記負荷判定手段の出力信号の電圧レベルが切り替わるときに前記電流検出手段の検出信号の電圧ピーク値が変動する方向と同一の方向に前記電流比較手段の基準電圧のレベルを変更するか又は前記電流検出手段の検出信号の電圧ピーク値が変動する方向とは逆の方向に前記検出信号の電圧レベルを変更する電圧レベル変更手段を有する請求項1又は2に記載のスイッチング電源装置。

【請求項4】 前記制御回路は、前記スイッチング素子のオフ期間中に前記スイ



ッチング素子の両主端子間電圧の最小電圧点を検出するボトム検出手段と、前記 負荷判定手段の出力信号が前記第2の電圧レベルのときに前記ボトム検出手段に より検出された最初の前記最小電圧点で前記スイッチング素子をターンオンさせ 、前記負荷判定手段の出力信号が前記第1の電圧レベルのときに前記ボトム検出 手段により検出された2回目以降の前記最小電圧点で前記スイッチング素子をターンオンさせるボトムスキップ制御手段とを有する請求項1~3の何れか1項に 記載のスイッチング電源装置。


【請求項5】 前記ボトム検出手段は、前記スイッチング素子のオフ期間中に前記トランスの駆動巻線に発生するリンギング電圧をパルス列電圧に変換する波形整形手段を有し、前記パルス列電圧の立ち下がりエッジを前記スイッチング素子の両主端子間電圧の最小電圧点として検出する請求項4に記載のスイッチング電源装置。

【請求項6】 前記電流比較手段、前記エッジ検出手段及び前記負荷判定手段が複数個設けられ、複数の前記電流比較手段はそれぞれ異なる基準電圧のレベルで前記電流検出手段の検出信号の電圧を比較し、複数の前記負荷判定手段からそれぞれ出力される前記第1の電圧レベルの出力信号により、前記駆動信号の発振周波数をそれぞれ異なる複数の周波数で低下させる請求項1~5の何れか1項に記載のスイッチング電源装置。

【請求項7】 前記制御回路は、前記負荷判定手段の出力信号が前記第1の電圧 レベルのとき、前記駆動信号の発振周期よりも十分長い周期で一定期間だけ前記 スイッチング素子のオン・オフ動作を停止させる間欠発振制御手段を有する請求 項1又は3に記載のスイッチング電源装置。

【請求項8】 前記エッジ検出手段及び前記負荷判定手段をDフリップフロップ で構成した請求項1~7の何れか1項に記載のスイッチング電源装置。

【請求項9】 前記直流電源に接続され且つ起動時に前記制御回路へ駆動用電力を供給する起動手段と、前記トランスの1次巻線及び2次巻線と電磁的に結合する駆動巻線と、該駆動巻線に接続され且つ前記制御回路を駆動する直流電圧を出力する補助整流平滑回路とを備えた請求項1~8の何れか1項に記載のスイッチング電源装置。



【請求項10】 前記直流電源に接続され且つ前記制御回路に駆動用電力を供給する駆動電源回路を備えた請求項1~8の何れか1項に記載のスイッチング電源装置。

【請求項11】 前記スイッチング素子は、前記トランスの1次巻線側の閉回路に流れる電流を分流する分流手段を有し、該分流手段により分流した電流を電流検出手段により検出する請求項1~10の何れか1項に記載のスイッチング電源装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明はスイッチング電源装置、特に2次側の負荷の状態を1次側にて正確且 つ確実に検出すると共に変換効率を向上できるスイッチング電源装置に属する。

[0002]

【従来の技術】

公知の技術であるリンギングチョークコンバータ(RCC)等の自励式フライバック型スイッチング電源装置では、負荷が軽い状態になると、スイッチング素子のオン期間が短くなり、トランスの2次巻線のフライバック電圧が発生する期間が短くなるため、スイッチング素子の発振周波数が増加する。スイッチング素子の発振周波数は、概ね最大負荷時に30~70[kHz]、最小負荷時に200~400[kHz]程度である。このため、負荷が軽くなるにつれて、スイッチング素子のスイッチング回数が増加してスイッチング損失が増加し、軽負荷時の変換効率が低下する問題点があった。したがって、例えば最大負荷時の変換効率が85%のスイッチング電源装置でも、最小負荷時は変換効率が10%以下に低下することも屡々である。

[0003]

また、PWM (パルス幅変調) 方式のフライバック型スイッチング電源装置では、待機状態等の最小負荷時及び通常状態等の最大負荷時の何れも発振周波数が一定であるため、スイッチング素子のスイッチング損失は変化しない。しかしながら、軽負荷時においてはスイッチング損失以外の電力損失が減少するため、ス



イッチング損失が占める割合が大きくなり、変換効率は低下する。

[0004]

上記の問題点を解決するため、例えば特開平9-140128号公報に開示さ れるスイッチング電源装置では、図26に示すように、2次側に設置され且つ機 器の動作状態を認識又は制御するマイクロコンピュータ(108)と、マイクロコン ピュータ(108)からの制御信号を 1 次側へ伝達する伝達回路(109)とを備え、動作 待機モード時にマイクロコンピュータ(108)によりスイッチング電源装置の発振 · 周波数を制御する。図26において、(101)はトランス(106)の1次巻線に流れる 電流をオン・オフし且つ制御端子(101a)の電圧がスレッシュホルド電圧に達した ときにオン状態となるスイッチ素子、(102)はスイッチ素子(101)をオン・オフす るスイッチ素子駆動回路、(103)はスイッチ素子(101)のオン時間を制御して2次 側出力電圧を安定させる1次側スイッチ素子駆動制御回路、(104)はトランス(10 6)の2次巻線に接続された2次側整流平滑回路、(105)はトランス(106)の1次側 補助巻線に接続された1次側整流平滑回路、(106)は1次側と2次側を絶縁し且 つ電磁結合によって1次側入力電圧を所望の2次側出力電圧に変換するトランス 、(107)は2次側整流平滑回路(104)より出力される2次側出力電圧を検知する検 知回路を示す。このスイッチング電源装置では、動作待機時、即ち軽負荷時のス イッチング損失が減少して変換効率が大幅に改善されるが、部品点数が大幅に増 加して製造コストが高騰する問題点がある。また、マイクロコンピュータ等の大 規模な指令装置が必要であるため、携帯型電話器(PHS等)やノート型パーソ ナルコンピュータ等の小型電子機器用のACアダプタに適用することは極めて困 難である。

[0005]

【発明が解決しようとする課題】

ところで、2次側の負荷の状態を検出する場合、2次側で負荷電流を検出して 1次側に伝達するか又は上記のように2次側に設けられたマイクロコンピュータ 等からの指令信号により1次側に伝達する方法が考えられるが、何れにしても部 品点数が増加する欠点がある。よって、部品点数を最小限度に留めるには、1次 側で2次側の負荷の状態を正確に検出する必要がある。1次側で2次側の負荷の 状態を検出する方法としては、スイッチング素子に流れるスイッチング電流、2 次側からの電圧帰還信号、又はトランスの巻線でのフライバック電圧の発生期間 等を計測する方法がある。スイッチング素子に流れるスイッチング電流又はトラ ンスの巻線電流を計測する方法は、一般的には過電流保護回路(OCP:Over C urrent Protector) として使用されることが多く、電流検出用の抵抗及びコンパ レータ(比較器)等により構成される。しかしながら、この方法ではスイッチン グ素子がターンオンすると、スイッチング素子の構造上で形成される寄生容量、 ノイズ対策等でスイッチング素子の端子間に挿入されるスナバ回路(スナバコン デンサ等)又はノイズ対策及びスイッチング素子の保護のためにトランスの巻線 間に挿入されるスナバ回路等により、図27に示すようにスイッチング素子がタ ーンオンした瞬間に過大な容量性の短絡電流が流れる場合がある。この容量性の 短絡電流は、軽負荷時及び重負荷時等の2次側の負荷の状態のみでは決定されな いため、特に軽負荷時は容量性の短絡電流による電流ピーク値が2次側の負荷電 流による電流ピーク値よりも大きくなることがあり、2次側の負荷の状態を正確 に検出することが困難であった。以上の理由により、前記の電流検出回路は、2 次側の負荷の状態(軽負荷か又は軽負荷より重い状態か)を検出するためではな く、スイッチング素子が何らかの不具合(例えば、2次側回路の破損による過負 荷状態又は制御系の破損による無制御状態)の場合に、スイッチング電流が流れ 過ぎないようにするための保護回路、即ち過電流保護回路として使用するのが一 般的であった。したがって、最少の部品点数で2次側の負荷の状態を1次側にて 正確に検出し、この検出結果に基づいて最適な発振動作に切り替えることにより 、スイッチング電源装置の変換効率を向上することは極めて困難であった。

[0006]

そこで、本発明は2次側の負荷の状態を1次側にて正確且つ確実に検出すると 共に変換効率を向上できるスイッチング電源装置を提供することを目的とする。

[0007]

【課題を解決するための手段】

本発明によるスイッチング電源装置は、直流電源(1)と、直流電源(1)に対して直列に接続されたトランス(2)の1次巻線(2a)及びスイッチング素子(3)と、トラ





ンス(2)の1次巻線(2a)又はスイッチング素子(3)に流れる電流(Ip)を検出する電 流検出手段(9)と、トランス(2)の2次巻線(2b)に接続され且つ直流出力電圧(VOII r)を発生する出力整流平滑回路(6)と、直流出力電圧(VOIT)が略一定となるよう にスイッチング素子(3)のオン・オフ期間を制御する駆動信号(V_C)を発生する制 御回路(8)とを備えている。制御回路(8)は、電流検出手段(9)の検出信号(V_{OCP}) の電圧レベルと基準電圧(V_{DT})のレベルとを比較して第1の電圧(L)レベル又は第 2の電圧(H)レベルの電流検出信号(VCP)を出力する電流比較手段(27)と、スイッ チング素子(3)のオンからオフへの切り替え時にスイッチング素子(3)の制御端子 に付与される駆動信号(V_G)のエッジを検出するエッジ検出手段(28a)と、エッジ 検出手段(28a)が駆動信号(V_G)のエッジを検出したときに電流比較手段(27)から 電流検出信号(VCP)を取り込んで出力信号(VLD)を発生する負荷判定手段(28b)と を有し、負荷判定手段(28b)の出力信号(V_{LD})が第1の電圧(L)レベルのときに軽 負荷状態と判断し、負荷判定手段(28b)の出力信号(VLD)が第2の電圧(H)レベル のときに軽負荷より重い状態と判断する。スイッチング素子(3)がオンからオフ に切り替わるときに負荷判定手段(28b)から出力される信号(V_{ID})の電圧レベルに より負荷状態の判断を行うため、スイッチング素子(3)のターンオン時に発生す るサージ電流等の容量性の短絡電流による誤検出がなく、トランス(2)の2次側 に接続される負荷の状態を1次側にて正確且つ確実に検出することができる。ま た、負荷状態の判断をスイッチング素子(3)がオンからオフに切り替わるタイミ ングで行うため、誘導ノイズ等の外来ノイズによる影響を受けにくい利点がある

[0008]

本発明の第1の実施の形態での制御回路(8)は、負荷判定手段(28b)の出力信号 (V_{LD}) が第1の電圧(L)レベルのときに駆動信号 (V_G) の発振周波数を低下させ、負荷判定手段(28b)の出力信号 (V_{LD}) が第2の電圧(H)レベルのときに駆動信号 (V_G) の発振周波数を増加させる発振制御手段(22)を有する。トランス(2)の1次巻線(2a)又はスイッチング素子(3)に流れる電流 (I_D) が小さい軽負荷状態のときは、負荷判定手段(28b)の出力信号 (V_{LD}) が第1の電圧(L)レベルとなるため、発振制御手段(22)によりスイッチング素子(3)の制御端子に付与される駆動信号 (V_G) の発

7/






[0009]


本発明の第2の実施の形態での制御回路(8)は、負荷判定手段(28b)の出力信号 (V_{LD}) の電圧レベルが切り替わるときに電流検出手段(9)の検出信号 (V_{OCP}) の電圧 ピーク値が変動する方向と同一の方向に電流比較手段(27)の基準電圧(V_{DT})のレ ベルを変更するか又は電流検出手段(9)の検出信号(VOCP)の電圧ピーク値が変動 する方向とは逆の方向に前記の検出信号(V_{OCP})の電圧レベルを変更する電圧レベ ル変更手段(31)を有する。負荷が変動すると、駆動信号(Vg)の発振周波数が変化 し、1次側に流れるスイッチング電流 (I_D) の最大値が変動する。このとき、電圧 レベル変更手段(31)により、電流検出手段(9)の検出信号(V_{OCP})の電圧ピーク値 の変動方向と同一の方向に電流比較手段(27)の基準電圧(V_{DT})のレベルが変更さ れるか又は電流検出手段(9)の検出信号(V_{OCP})の電圧ピーク値の変動方向とは逆 の方向に電流検出手段(9)の検出信号(V_{OCP})の電圧レベルが変更されるので、負 荷変動時のスイッチング素子(3)の発振動作の切り替えを安定に行うことができ る。

[0010]

本発明の第3の実施の形態での制御回路(8)は、スイッチング素子(3)のオフ期 間中にスイッチング素子(3)の両主端子間電圧(VDS)の最小電圧点を検出するボト ム検出手段(41)と、負荷判定手段(28b)の出力信号(V_{ID})が第2の電圧(H)レベル のときにボトム検出手段(41)により検出された最初の最小電圧点でスイッチング 素子(3)をターンオンさせ、負荷判定手段(28b)の出力信号(V_{LD})が第1の電圧(L) レベルのときにボトム検出手段(41)により検出された2回目以降の最小電圧点で スイッチング素子(3)をターンオンさせるボトムスキップ制御手段(42)とを有す る。軽負荷状態で且つ負荷判定手段(28b)の出力信号(VID)が第1の電圧(L)レベ ルのときは、ボトムスキップ制御手段(42)によりスイッチング素子(3)の両主端 子間電圧(V_{DS})の2回目以降の最小電圧点でスイッチング素子(3)がターンオンす るため、スイッチング素子(3)のオフ期間が延長され、スイッチング素子(3)のス



本発明の第4の実施の形態では、電流比較手段(27)、エッジ検出手段(28a)及び負荷判定手段(28b)が複数個設けられ、複数の電流比較手段(27,62)はそれぞれ異なる基準電圧(V_{DT1} , V_{DT2})のレベルで電流検出手段(9)の検出信号(V_{OCP})の電圧を比較し、複数の負荷判定手段(28b,63)からそれぞれ出力される第1の電圧(V_{CP})の出力信号(V_{LD1} , V_{LD2})により、駆動信号(V_{G})の発振周波数をそれぞれ異なる複数の周波数で低下させる。軽負荷時に、スイッチング素子(3)の制御端子



[0012]

本発明の第5の実施の形態での制御回路(8)は、負荷判定手段(28b)の出力信号 (V_{LD}) が第1の電圧(L)レベルのとき、駆動信号 (V_G) の発振周期よりも十分長い周期で一定期間 (t_B) だけスイッチング素子(3)のオン・オフ動作を停止させる間欠発振制御手段(71)を有する。トランス(2)の1次巻線(2a)又はスイッチング素子(3)に流れる電流 (I_D) が小さい軽負荷状態のときは、負荷判定手段(28b)の出力信号 (V_{LD}) が第1の電圧(L)レベルとなるため、間欠発振制御手段(71)により駆動信号 (V_G) の発振周期よりも十分長い周期で一定期間 (t_B) だけスイッチング素子(3)のオン・オフ動作が停止し、スイッチング素子(3)のスイッチング回数が極端に減少する。これにより、軽負荷時でのスイッチング損失が大幅に低減され、広い負荷の範囲でスイッチング電源装置の変換効率を向上することができる。

[0013]

本発明の各実施の形態では、エッジ検出手段(28a)及び負荷判定手段(28b)がDフリップフロップ(28)で構成され、直流電源(1)に接続され且つ起動時に制御回路(8)へ駆動用電力を供給する起動手段(10)と、トランス(2)の1次巻線(2a)及び2次巻線(2b)と電磁的に結合する駆動巻線(2c)と、駆動巻線(2c)に接続され且つ前記制御回路(8)を駆動する直流電圧(VIN)を出力する補助整流平滑回路(13)とを備えている。また、直流電源(1)に接続され且つ制御回路(8)に駆動用電力を供給する駆動電源回路を備えたスイッチング電源装置にも本発明を実施できる。更に、トランス(2)の1次巻線(2a)側の閉回路に流れる電流(Ip)を分流する分流手段(92)を有するスイッチング素子(91)を使用し、分流手段(92)により分流した電流を電流検出手段(9)により検出してもよい。

[0014]

【発明の実施の形態】

以下、本発明によるスイッチング電源装置の各実施の形態を図1~図25に基



づいて説明する。

本発明の各実施の形態でのスイッチング電源装置の基本概念を示したブロック 回路図を図1に示す。図1に示すスイッチング電源装置は、直流電源(1)と、直 流電源 (1) に対して直列に接続されたトランス (2) の 1 次巻線 (2a) 及びスイッチン グ素子としてのMOS-FET (MOS型電界効果トランジスタ)(3)と、トラン ス(2)の2次巻線(2b)に接続された出力整流ダイオード(4)及び出力平滑コンデン サ(5)から成り且つ直流出力電圧VOUTを発生する出力整流平滑回路(6)と、直流 出力電圧VOUTを検出する電圧検出手段(出力電圧検出回路)(7)と、電圧検出手 段(7)からの検出信号VFBを受信し且つ直流出力電圧VOUTのレベルが略一定とな るようにMOS-FET(3)のオン・オフ期間を制御する駆動信号Vcを発生する オン・オフ信号発生手段(25)を有する制御回路(8)と、トランス(2)の1次巻線(2 a) 又はMOS-FET (3) に流れる電流 I Dを電圧として検出する電流検出手段 (電流検出用抵抗)(9)とを備えている。制御回路(8)は、電流検出手段(9)の検出 信号 V_{OCP} の電圧が基準電圧 V_{DT} のレベルに達しないときに低い電圧(L)レベル の電流検出信号 V CPを出力し、電流検出手段(9)の検出信号 V OCPの電圧が基準電 圧VDTのレベルを超えたときに高い電圧(H)レベルの電流検出信号VCPを出力す る電流比較手段(電流検出用コンパレータ)(27)と、MOS-FET(3)のオンか らオフへの切り替え時にMOS-FET(3)のゲート端子(制御端子)に付与され る駆動信号VGの立ち下がりエッジを検出するエッジ検出手段(28a)と、エッジ検 出手段(28a)が駆動信号 V cの立ち下がりエッジを検出したときに電流比較手段(2 7)から電流検出信号 V (pを取り込み出力信号 V I Dを発生する負荷判定手段(28b) とを有する。図1に示すスイッチング電源装置では、負荷判定手段(28b)の出力 信号VLDが低い電圧(L)レベルのときに軽負荷状態と判断し、負荷判定手段(28b)の出力信号 V_{LD}が高い電圧(H)レベルのときに軽負荷より重い状態、即ち重負 荷~通常負荷状態と判断する。なお、図2以降に示す各実施の形態ではエッジ検 出手段(28a)及び負荷判定手段(28b)がDフリップフロップ(28)で構成される。


[0015]


本発明によるスイッチング電源装置を他励式フライバック型DC-DCコンバータに適用した実施の形態を図2に示す。図2に示す実施の形態の他励式フライ

バック型DC-DCコンバータは、交流電源(1a)に入力フィルタ回路(1b)を介し て接続された整流ブリッジ回路(lc)及び入力平滑コンデンサ(ld)で構成された直 流電源(1)と、直流電源(1)に対して直列に接続されたトランス(2)の1次巻線(2a))及びMOS-FET(3)と、トランス(2)の2次巻線(2b)に接続された出力整流ダ イオード(4)及び出力平滑コンデンサ(5)から成り且つ直流出力電圧V_{OIT}を発生 する出力整流平滑回路(6)と、直流出力電圧VOITを検出する電圧検出手段として の出力電圧検出回路(7)と、出力電圧検出回路(7)からの検出信号 V FRを受信し且 つ出力整流平滑回路(6)の直流出力電圧VOUTが略一定となるようにMOS-FE T(3)のオン・オフ期間を制御する制御回路(8)と、トランス(2)の1次巻線(2a) 又はMOS-FET(3)に流れる電流 Inを負電圧として検出する電流検出手段と しての電流検出用抵抗(9)と、直流電源(1)を構成する整流ブリッジ回路(1c)に接 続され且つ起動時に制御回路(8)へ駆動用電力を供給する起動手段としての起動 抵抗(10)と、トランス(2)の1次巻線(2a)及び2次巻線(2b)と電磁的に結合する 駆動巻線(2c)と、駆動巻線(2c)に接続された整流ダイオード(11)及び駆動用平滑 コンデンサ(12)から成り且つ制御回路(8)を駆動する直流電圧VINを出力する補 助整流平滑回路(13)とを備えている。出力電圧検出回路(7)の検出出力は、フォ トカプラ(14)を構成する発光素子(14a)及び受光素子(14b)を介してトランス(2) の1次側に伝達され、受光素子(14b)及び抵抗(15)の接続点に発生する電圧VFR が出力電圧検出回路(7)からの検出信号として制御回路(8)に入力される。

[0016]

制御回路(8)は、トランス(2)の1次巻線(2a)又はMOS-FET(3)に流れる最大電流値を規定する基準電圧 V_{RC} を発生する基準電圧発生手段としての基準電源(16)と、電流検出用抵抗(9)により検出された負電圧のレベルを変換するレベルシフト用抵抗(17,18)と、レベルシフトされた電流検出用抵抗(9)の検出信号 V_{OC} Pの電圧レベルが基準電源(16)の基準電圧 V_{RC} のレベルに達したときにMOS-FET(3)をオフ状態にする高い電圧(H)レベルの信号 V_{1} を出力する過電流制限用コンパレータ(19)と、レベルシフトされた電流検出用抵抗(9)の検出信号 V_{OCP} の電圧レベルが出力電圧検出回路(7)からの検出信号 V_{FB} の電圧レベルに達したときに高い電圧(H)レベルの信号 V_{2} を出力する電流モード制御用コンパレータ(20





[0017]

図3(A)~(E)は、重負荷~通常負荷状態から軽負荷状態に移行する際のMOS-FET(3)のゲート端子に付与される駆動信号 V_G 、MOS-FET(3)のドレイン電流 I_D 、レベルシフト用抵抗(17,18)の接続点の電圧 V_{0CP} 、電流検出用コンパレータ(27)の電流検出信号 V_{CP} 及びDフリップフロップ(28)の出力信号 V_{LD} の各波形をそれぞれ示したものである。即ち、重負荷~通常負荷状態において、図3(A)に示すように時刻 t_0 にてMOS-FET(3)のゲート端子に付与される駆動信号 V_G の電圧レベルが低い電圧(L)レベルから高い電圧(H)レベルとなり、MOS-FET(3)がターンオンすると、容量性の短絡電流がMOS-FET(3)に瞬間的に流れ、図3(B)に示すようにドレイン電流 I_D が急激に増加する。これに伴って、図3(C)に示すようにレベルシフト用抵抗(17,18)の接続点の電圧 V_{0CP} が基準電源(26)の基準電圧 V_{DT} のレベル以下まで低下するため、図3(D)に示すように電流検出用コンパレータ(27)から高い電圧(H)レベルの電流検出信号 V_{CP} が出力される。その後、時刻 t_1 にてレベルシフト用抵抗(17,18)の接続点の電圧 V_{0CP} が出力される。その後、時刻 t_1 にてレベルシフト用抵抗(17,18)の接続点の電圧 V_{0CP} が出力される。その後、時刻 t_1 にてレベルシフト用抵抗(17,18)の接続点の電圧 V_{0CP} が基準電源(26)の基準電圧 V_{DT} のレベルより高くなると、電流検出信号 V_{CP} の電圧レベルが高い電圧(H)レベルから低い電圧(L)レベルとなる。

[0018]

MOS-FET(3)がオン状態になると、図3(B)に示すようにドレイン電流 I pが直線的に増加すると共に、図3(C)に示すようにレベルシフト用抵抗(17,18)



の接続点の電圧V_{OCP}が直線的に低下する。レベルシフト用抵抗(17,18)の接続点 の電圧 V_{OCP} が時刻 t $_2$ にて基準電源(26)の基準電圧 V_{DT} のレベル以下になると、 図3(D)に示すように電流検出用コンパレータ(27)の電流検出信号VCPの電圧レ ベルが低い電圧(L)レベルから高い電圧(H)レベルに切り替えられる。図3(A) に示すように、MOS-FET(3)のゲート端子に付与される駆動信号VGの電圧 レベルが時刻 t 3にて高い電圧(H)レベルから低い電圧(L)レベルになると、M OS-FET(3)がオン状態からオフ状態に切り替えられる。このとき、電流検出 用コンパレータ(27)の電流検出信号 V CPの電圧レベルは図 3 (D)に示すように高 い電圧(H)レベルであるから、時刻 t o以前の負荷の状態が軽負荷状態であった 場合は図3(E)の実線部に示すようにDフリップフロップ(28)の信号出力端子(Q)から出力される信号Ⅴτnの電圧レベルが低い電圧(L)レベルから高い電圧(H) レベルに切り替えられ、時刻 t O以前の負荷の状態が重負荷〜通常負荷状態であ った場合は図3(E)の破線部に示すようにDフリップフロップ(28)の信号出力端 子(Q)から出力される信号 VIDの電圧レベルが高い電圧(H) レベルに保持される 。したがって、Dフリップフロップ(28)の信号出力端子(Q)から高い電圧(H)レ ベルの出力信号VIDが出力されたときは重負荷〜通常負荷状態と判断し、パルス 発生器(22)から短い周期のパルス信号 V4が発生する。

[0019]

MOS-FET(3)がオフ状態になると、MOS-FET(3)自身の応答遅れ又は MOS-FET(3)の浮遊容量によるミラー効果等により図3(B)に示すようにドレイン電流 I_D が緩やかに減少すると共に、図3(C)に示すようにレベルシフト 用抵抗(17,18)の接続点の電圧 V_{0CP} が緩やかに上昇する。レベルシフト用抵抗(17,18)の接続点の電圧 V_{0CP} が時刻 t_4 にて基準電源(26)の基準電圧 V_{DT} のレベルより高くなると、図3(D)に示すように電流検出用コンパレータ(27)の電流検出信号 V_{CP} の電圧レベルが高い電圧(H)レベルから低い電圧(L)レベルに切り替えられ、時刻 t_5 にて図3(B)に示すようにドレイン電流 I_D が略ゼロとなる。


[0020]

重負荷〜通常負荷状態から軽負荷状態に移行するとき、図3(A)に示すように 時刻 t6にてMOS-FET(3)のゲート端子に付与される駆動信号VGの電圧レベ ルが低い電圧(L)レベルから高い電圧(H)レベルとなり、MOS-FET(3)がタ ーンオンすると、前述の時刻 t₀~ t₁のときと同様に容量性の短絡電流がMOS -FET(3)に瞬間的に流れ、図3(B)に示すようにドレイン電流 Ipが急激に増 加する。これに伴って、図3(C)に示すようにレベルシフト用抵抗(17,18)の接 続点の電圧VOCPが基準電源(26)の基準電圧VDTのレベル以下まで低下するので 、図3(D)に示すように電流検出用コンパレータ(27)から高い電圧(H)レベルの 電流検出信号 V CPが出力される。その後、時刻 t 7にてレベルシフト用抵抗(17,1 8) の接続点の電圧 V OCPが基準電源 (26) の基準電圧 V DTのレベルより高くなると 、電流検出信号 V_{CP} の電圧レベルが高い電圧(H) レベルから低い電圧(L) レベル となる。MOS-FET(3)がオン状態になると、図3(B)に示すようにドレイン 電流 I pが直線的に増加すると共に、図 3 (C)に示すようにレベルシフト用抵抗(17,18)の接続点の電圧 V_{OCP}が直線的に低下する。軽負荷時は、MOS-FET(3)のオン時間が重負荷〜通常負荷時のオン時間 t g〜 t 3よりも短くなるため、図 3(A)に示すように比較的早い時刻 t gで駆動信号 V Gの電圧レベルが高い電圧(H)レベルから低い電圧(L)レベルとなり、MOS-FET(3)がオン状態からオ フ状態に切り替えられる。このため、図3(C)に示すようにレベルシフト用抵抗 (17, 18)の接続点の電圧 V_{OCP}が基準電源 (26) の基準電圧 V_{DT}のレベルに到達せず 、電流検出用コンパレータ(27)の電流検出信号VCPは図3(D)に示すように低い 電圧(L)レベルを保持する。これにより、Dフリップフロップ(28)の信号出力端 子(Q)から出力される信号VLDの電圧レベルが図3(E)に示すように時刻tgにて 高い電圧(H)レベルから低い電圧(L)レベルに切り替えられる。したがって、D フリップフロップ(28)の信号出力端子(Q)から低い電圧(L)レベルの出力信号 V_L nが出力されたときは軽負荷状態と判断し、パルス発生器(22)から長い周期のパ ルス信号Ⅴ₄が発生する。

[0021]

次に、図 2 に示す他励式フライバック型 D C - D C - D C - D C + の動作を説明する。起動時に、直流電源(1)から起動抵抗(10)を介して補助整流平滑回路(13)の駆動用平滑コンデンサ(12)に充電電流が流れ、駆動用平滑コンデンサ(12)の充電電圧 V_{IN} が駆動電圧に達すると、制御回路(8)内の制御電源回路(24)が駆動され

、制御回路(8)を構成する各素子(16~28)に駆動用直流電力が供給される。これ により、パルス発生器(22)が駆動され、パルス発生器(22)からのパルス信号 V₄ がR-Sフリップフロップ(23)のセット端子(S)に入力されると、R-Sフリップ フロップ(23)がセット状態となるので、R-Sフリップフロップ(23)からMOS-FET(3)のゲート端子に高い電圧(H)レベルの駆動信号Vcが付与され、MOS -FET(3)がオン状態となる。このとき、MOS-FET(3)に流れるドレイン電 流 I pが直線的に増加すると共に、電流検出用抵抗(9)の検出信号のレベルシフト 用抵抗(17,18)の接続点での電圧V_{OCP}が直線的に低下する。レベルシフト用抵抗 (17,18)の接続点の電圧 V_{OCP} が基準電源(16)の基準電圧 V_{RC} のレベルに達すると 、過電流制限用コンパレータ(19)から高い電圧(H)レベルの信号V₁が出力され る。一方、起動時の出力電圧検出回路(7)からの検出信号 VFRの電圧レベルは略 ゼロであるから、電流モード制御用コンパレータ(20)から低い電圧(L)レベルの 信号 V 2が出力される。これにより、ORゲート(21)から高い電圧(H)レベルの 論理和信号 V3が出力され、R-Sフリップフロップ(23)のリセット端子(R)に入 **力されてリセット状態となるので、R-Sフリップフロップ(23)からMOS-FE** T(3)のゲート端子に低い電圧(L)レベルの駆動信号 V_G が付与されてMOS-FET(3)がオフ状態となり、MOS-FET(3)に流れるドレイン電流 I_D が略ゼロ となる。MOS-FET(3)がオフしてから一定時間が経過すると、パルス発生器 (22)のパルス信号 V₄が再び R-S フリップフロップ(23)のセット端子(S)に入力 されてセット状態となり、R-Sフリップフロップ(23)からMOS-FET(3)の ゲート端子に高い電圧(H)レベルの駆動信号Vcが付与されてMOS-FET(3) が再びオン状態となる。以上のMOS-FET(3)のオン・オフ動作の繰り返しに より、2次側の出力整流平滑回路(6)の直流出力電圧V_{OUT}が直線的に上昇し、こ れに伴って駆動用平滑コンデンサ(12)の充電電圧 V_{IN}は直線的に低下するが、ト ランス(2)の2次巻線(2b)の電圧に比例する電圧が駆動巻線(2c)に発生するため 、直流出力電圧 V OUTの上昇に伴って補助整流平滑回路 (13) からの直流電圧 V IN が直線的に上昇する。このため、制御回路(8)内の制御電源回路(24)に印加され る直流電圧VINは停止電圧付近まで低下した後、再び直線的に上昇する。したが って、起動時以降は補助整流平滑回路(13)からの直流電圧VTNにより制御回路(8




[0022]

出力電圧検出回路(7)からの検出信号 VFBの電圧レベルが基準電源(16)の基準 電圧VRCのレベルよりも高くなり、レベルシフト用抵抗(17, 18)の接続点の電圧 VOCPが出力電圧検出回路(7)からの検出信号VFRの電圧レベルに達すると、電流 モード制御用コンパレータ(20)から高い電圧(H)レベルの信号V2が出力される 。一方、過電流制限用コンパレータ(19)からは低い電圧(L)レベルの信号 V_1 が 出力されるので、ORゲート(21)から高い電圧(H)レベルの論理和信号 V_3 が出 力され、R-Sフリップフロップ(23)のリセット端子(R)に入力されてリセット状 態となる。これにより、R-Sフリップフロップ(23)からMOS-FET(3)のゲ ート端子に低い電圧(L)レベルの駆動信号 V_G が付与されてMOS-FET(3)が オフ状態となるため、MOS-FET(3)に流れるドレイン電流 I pが略ゼロとな る。このとき、トランス(2)の2次巻線(2b)から出力整流平滑回路(6)を介して図 示しない負荷に出力電流 I OUTが流れ、直線的に増加して行く。そして、2次側 の出力整流平滑回路(6)の直流出力電圧 V OUTが出力電圧検出回路(7)を構成する 各素子の諸定数で決定される検出電圧(例えば、出力端子間の分圧抵抗の分圧比 スタのベース・エミッタ間の電圧を $V_{BE}(0.6 \sim 0.7$ 程度)[V]とすると、 $\{(R_{C}, C_{C}, C_{C},$ 1+R₂)/R₂}×(V_Z+V_{BE})[V])に達したとき、起動状態から通常動作状態に 移行し、補助整流平滑回路(13)からの直流電圧VTNが略一定になると共に、2次 側の出力整流平滑回路(6)の直流出力電圧VOIT及び負荷へ流れる出力電流IOIT が略一定となる。

[0023]

通常の負荷状態において、R-Sフリップフロップ(23)からMOS-FET(3) のゲート端子に図 4(B)に示す高い電圧(H)レベルの駆動信号 V_G が付与され、MOS-FET(3)がオン状態になると、図 4(A)に示すようにMOS-FET(3)に流れるドレイン電流 I_D が直線的に増加すると共に、レベルシフト用抵抗(17,1



[0024]

図示しない負荷が軽くなると、2 次側の出力整流平滑回路(6) の直流出力電圧 V_{OUT} が上昇すると共に、図4 (D) に示すように出力電圧検出回路(7) からの検出 信号 V_{FB} の電圧が直線的に上昇して基準電源(26) の基準電圧 V_{DT} のレベルより高くなる。軽負荷状態において、R-S フリップフロップ(23) からMOS-FET (3)

)のゲート端子に図4(B)に示す高い電圧(H)レベルの駆動信号Vçが付与され、 MOS-FET(3)がオン状態になると、図4(A)に示すようにMOS-FET(3)に流れるドレイン電流 I Dが直線的に増加すると共に、レベルシフト用抵抗(17,1 8)の接続点の電圧 V_{OCP}が図 4 (D)に示すように出力電圧検出回路(7)からの検出 信号 V FBの電圧レベルまで直線的に低下する。ここで、図 4 (D)に示すように軽 負荷時の出力電圧検出回路(7)からの検出信号 VFBの電圧レベルは基準電源(26) の基準電圧VDTのレベルより高いため、レベルシフト用抵抗(17,18)の接続点の 電圧 $V_{
m OCP}$ は基準電源(26)の基準電圧 $V_{
m DT}$ のレベルに到達しない。このため、電 流検出用コンパレータ(27)から低い電圧(L)レベルの電流検出信号 V CPが出力さ れる。図 4 (D) に示すように、レベルシフト用抵抗(17, 18)の接続点の電圧 V _{OCP} が出力電圧検出回路(7)からの検出信号VFBの電圧レベルに達すると、電流モー ド制御用コンパレータ(20)から高い電圧(H)レベルの信号 V2が出力される。一 方、過電流制限用コンパレータ(19)からは低い電圧(L)レベルの信号 V₁が出力 されるため、ORゲート(21)から高い電圧(H)レベルの論理和信号 V3が出力さ れ、R-Sフリップフロップ(23)のリセット端子(R)に入力されてリセット状態と なる。これにより、図4(B)に示すようにR-Sフリップフロップ(23)からMO S-FET(3)のゲート端子に付与される駆動信号Vცの電圧レベルが高い電圧(H)レベルから低い電圧(L)レベルとなり、MOS-FET(3)がオン状態からオフ 状態に切り替わるため、図4(A)に示すようにMOS-FET(3)に流れるドレイ ン電流 I pが略ゼロとなる。このとき、Dフリップフロップ(28)のクロック入力 端子(CLK)に図4(B)に示す駆動信号 V_G の立ち下がりエッジ(矢印)が入力され ると共に、信号入力端子(D)に電流検出用コンパレータ(27)からの低い電圧(L) レベルの電流検出信号 V CPが入力されるので、信号出力端子(Q)から出力される 信号 V_{ID}の電圧レベルが図 4 (C)に示すように高い電圧(H)レベルから低い電圧 (L)レベルとなる。したがって、パルス発生器(22)から出力されるパルス信号V 4の周期が長くなるので、MOS-FET(3)のオフ期間が延長され、発振周波数 が低下する。

[0025]


本実施の形態では、MOS-FET(3)がオン状態からオフ状態に切り替わると



きにDフリップフロップ(28)から出力される信号 VIDの電圧レベルにより負荷状態の判断を行うため、MOS-FET(3)のターンオン時に発生するサージ電流等の容量性の短絡電流による誤検出がなく、トランス(2)の2次側に接続される負荷の状態を1次側にて正確且つ確実に検出することができる。また、負荷状態の判断をMOS-FET(3)がオン状態からオフ状態に切り替わるタイミングで行うため、誘導ノイズ等の外来ノイズによる影響を受けにくい利点がある。更に、トランス(2)の1次巻線(2a)又はMOS-FET(3)に流れる電流 I Dが小さい軽負荷状態のときは、Dフリップフロップ(28)の出力信号 VIDの電圧レベルが低い電圧(L)レベルとなり、パルス発生器(22)から出力されるパルス信号 V4の発生周期が延長される。このため、MOS-FET(3)のオフ期間が長くなり、MOS-FET(3)のゲート端子に付与される駆動信号 VGの周波数が低下するので、MOS-FET(3)のスイッチング回数が減少する。これにより、軽負荷時でのスイッチング損失が低減され、広い負荷の範囲でスイッチング電源装置の変換効率を向上することができる。

[0026]

上記の実施の形態は変更が可能である。例えば、図5に示す実施の形態の他励式フライバック型DC-DCコンバータでは、Dフリップフロップ(28)の出力信号VLDの電圧レベルが切り替わるときにレベルシフト用抵抗(17,18)の接続点電圧VOCPのピーク値が変動する方向と同一の方向に基準電源(26)の基準電圧VDTのレベルを変更する電圧レベル変更手段としての電圧レベル変更回路(31)を図2に示す制御回路(8)内に設けている。電圧レベル変更回路(31)は、図6に示すように、一端が基準電源(16)の正(+)側に接続された分圧抵抗(32)と、分圧抵抗(32)の他端と基準電源(16)の負(-)側との間に直列に接続された分圧抵抗(33)及びNPNトランジスタ(34)と、Dフリップフロップ(28)の信号出力端子(Q)とNPNトランジスタ(34)のベース端子との間に接続された反転器(35)とから構成される。このため、図8(C)に示すDフリップフロップ(28)の出力信号VLDの電圧レベルが高い電圧(H)レベルのときは、NPNトランジスタ(34)がオフ状態であるから、分圧抵抗(32,33)の分圧点から図8(D)に示す高い値の基準電圧VDTHを発生する。図8(C)に示すDフリップフロップ(28)の出力信号VLDの電圧レベルが高



[0027]


図7は、Dフリップフロップ(28)の出力信号VIDの電圧レベルが切り替わるときにレベルシフト用抵抗(17,18)の接続点電圧VOCPのピーク値が変動する方向とは逆の方向に同電圧VOCPのレベルを変更する場合の電圧レベル変更回路(31)の実施の形態を示す。図7に示す電圧レベル変更回路(31)は、一方のレベルシフト用抵抗(17)の両端に直列に接続されたPNPトランジスタ(36)及び抵抗(37)から構成され、Dフリップフロップ(28)からPNPトランジスタ(36)のベース端子に低い電圧(L)レベルの出力信号VIDが付与されたときにレベルシフト用抵抗(17,18)の接続点電圧VOCPのレベルを上昇させる。即ち、負荷が軽くなり、図8(C)に示すようにDフリップフロップ(28)の出力信号VIDの電圧レベルが高い電圧(H)レベルから低い電圧(L)レベルに切り替わると、PNPトランジスタ(36)がオン状態となり、一方のレベルシフト用抵抗(17)と並列に抵抗(37)が接続された状態となるため、レベルシフト用抵抗(17,18)の接続点電圧VOCPのレベルが上昇する。したがって、図6の場合と同様に、切替後のDフリップフロップ(28)の出力信号VIDの電圧レベルが安定し、負荷変動時のMOS-FET(3)の発振動作の切り替えを安定に行うことができる。



図 9 は、MOS-FET(3)のオフ期間中にMOS-FET(3)のドレインーソー ス端子間電圧VDSの最小電圧点を検出するボトム検出手段としてのボトム検出回 路(41)と、Dフリップフロップ(28)の出力信号 V_{ID}が高い電圧(H) レベルのとき にボトム検出回路(41)により検出された最初の最小電圧点でMOS-FET(3)を ターンオンさせ、Dフリップフロップ(28)の出力信号 V_{LD}が低い電圧(L)レベル のときにボトム検出回路(41)により検出された2回目の最小電圧点でMOS-F ET(3)をターンオンさせるボトムスキップ制御手段としてのボトムスキップ制 御回路(42)とを図5に示す他励式フライバック型DC-DCコンバータの制御回 路(8)に設けた実施の形態を示す。ボトム検出回路(41)は、図10に示すように 、トランス(2)の駆動巻線(2c)の両端に直列に接続されたクリッピングダイオー ド(43)及び分圧抵抗(44,45)と、一方の分圧抵抗(45)と並列に接続されたコンデ ンサ(46)と、閾値電圧V_{TH}を発生する基準電源(47)と、コンデンサ(46)の充電電 圧 V_{BM}が基準電源(47)の閾値電圧 V_{TH}のレベルより低いときに低い(L)レベルの 出力電圧 V_{BD}を発生し、コンデンサ(46)の充電電圧 V_{BM}が基準電源(47)の閾値電 圧VTHのレベルより高いときに高い(H)レベルの出力電圧VBDを発生するコンパ レータ(48)とから構成される。即ち、図10に示すボトム検出回路(41)は、MO S-FET(3)のオフ期間中にトランス(2)の駆動巻線(2c)に発生するMOS-FE T(3)のドレインーソース端子間電圧 V_{DS} (図11(A)に図示)と相似なリンギ ング電圧をクリッピングダイオード(43)、分圧抵抗(44,45)及びコンデンサ(46) により図11(C)に示すように波形整形し、図11(C)に示すコンデンサ(46)の 充電電圧 V_{BM} と基準電源(47)の閾値電圧 V_{TH} とをコンパレータ(48)で比較するこ とにより図11(D)に示すパルス列電圧V_{RD}に変換する波形整形手段を構成する 。このため、図11(A)~(D)に示すように、コンパレータ(48)から出力される パルス列電圧 VBDの立ち下がりエッジをMOS-FET(3)のドレインーソース端 子間電圧VDSの最小電圧点として検出することができる。

[0029]

また、ボトム検出回路(41)は図12に示すように構成することもできる。図1 2に示すボトム検出回路(41)は、トランス(2)の駆動巻線(2c)の両端に接続され



[0030]

ボトムスキップ制御回路(42)は、図9に示すように、MOS-FET(3)の駆動信号VGの立ち上がりによってリセットされるリセット端子(R)を有する第1及び第2のDフリップフロップ(50,51)を有する。ボトム検出回路(41)の出力信号VBDは第1及び第2のDフリップフロップ(50,51)のクロック入力端子(CLK)に入力され、第1のDフリップフロップ(50)の信号入力端子(D)は高い電圧(H)レベル(REG)に保持され、第2のDフリップフロップ(51)の信号入力端子(D)は第1のDフリップフロップ(50)の信号出力端子(Q)に接続され、ORゲート(53)の各入力端子は第2のDフリップフロップ(51)の信号出力端子(Q)とパルス発生器(22)及びANDゲート(52)の各出力端子に接続されている。ANDゲート(52)の一方の入力端子は第1のDフリップフロップ(50)の信号出力端子(Q)に接続され

、他方の入力端子はDフリップフロップ(28)の信号出力端子(Q)に接続されてい る。ORゲート(53)の出力端子はR-Sフリップフロップ(23)のセット端子(S)に 接続されている。クロック入力端子(CLK)に入力されるボトム検出回路(41)の 1 回目の出力信号 V_{BD}の立ち下がりエッジに同期して第1のDフリップフロップ(5 0)の出力信号 V DF1の出力レベルが高い電圧(H) レベルとなる。クロック入力端 子(CLK)に入力されるボトム検出回路(41)の2回目の出力信号VBDの立ち下がり エッジに同期して第2のDフリップフロップ(51)の出力信号V_{DF2}の出力レベル が高い電圧(H)レベルとなる。図 9 に示すボトムスキップ制御回路(42)は、重負 荷~通常負荷時はDフリップフロップ(28)の出力信号 V_{LD}が高い電圧(H)レベル であり、クロック入力端子(CLK)に入力されるボトム検出回路(41)の1回目の出 力信号VBDの立ち下がりエッジに同期して出力される第1のDフリップフロップ (50)の出力信号 V DF1が高い電圧(H) レベルであるから、ANDゲート(52)の出 力信号 VADは高い電圧(H)レベルとなる。ANDゲート(52)の出力信号 VADはO Rゲート(53)を介してR-Sフリップフロップ(23)のセット端子(S)に入力され、 MOS-FET(3)のゲート端子に付与される駆動信号Vcが高い電圧(H)レベル となる。これにより、重負荷~通常負荷時はボトム検出回路(41)により検出され た最初の最小電圧点でMOS-FET(3)をターンオンさせることができる。また 、軽負荷時はDフリップフロップ(28)の出力信号VIDが低い電圧(L)レベルであ るから、ANDゲート(52)の出力信号VADは低い電圧(L)レベルとなり、R-S フリップフロップ(23)をセット状態にすることができない。一方、クロック入力 端子(CLK)に入力されるボトム検出回路(41)の2回目の出力信号VBDの立ち下が りエッジに同期して第2のDフリップフロップ(51)の出力信号 V DF2の出力レベ ルが高い電圧(H)レベルとなるため、ORゲート(53)を介してR-Sフリップフ ロップ(23)のセット端子(S)に入力され、MOS-FET(3)のゲート端子に付与 される駆動信号Vçが高い電圧(H)レベルとなる。これにより、軽負荷時はボト ム検出回路(41)により検出された2回目の最小電圧点でMOS-FET(3)をター ンオンさせることができる。

[0031]


図9に示す構成の制御回路(8)を有する他励式フライバック型DC-DCコン

バータの動作は以下の通りである。重負荷〜通常負荷状態のときは、図14(D) に示すようにDフリップフロップ(28)の出力信号 VIDが高い電圧(H)レベルであ ると共に、図14(C)に示すボトム検出回路(41)の出力信号 V_{RD}の1回目の立ち 下がりエッジに同期してボトムスキップ制御回路(42)の第1のDフリップフロッ プ(50)の信号出力端子(Q)から単発パルス状の信号 V DF1が出力される。このため 、ボトム検出回路(41)の出力信号 VBDの1回目の立ち下がりエッジに同期して高 い電圧(H)レベルまで上昇する単発パルス状の論理積信号VADがANDゲート(5 2)から出力される。また、ボトムスキップ制御回路(42)の第2のDフリップフロ ップ(51)の信号出力端子(Q)からは低い電圧(L)レベルの信号V_{DF2}が出力される ため、ORゲート(53)からはボトム検出回路(41)の出力信号V_{BD}の1回目の立ち 下がりエッジに同期して高い電圧(H)レベルまで上昇する単発パルス状の論理和 信号VORが出力され、R-Sフリップフロップ(23)がセット状態となる。これに より、図14(C)及び(B)に示すようにボトム検出回路(41)の出力信号 V_{BD}の1 回目の立ち下がりエッジに同期してR-Sフリップフロップ(23)からMOS-FE T(3)のゲート端子に付与される駆動信号 Vcが低い電圧(L)レベルから高い電圧 (H)レベルに切り替えられ、MOS-FET(3)がターンオンする。このとき、図 1 4 (A)に示すようにMOS-FET(3)に流れるドレイン電流 I Dが直線的に増 加すると共に、図14(E)に示すようにレベルシフト用抵抗(17, 18)の接続点の 電圧VOCPが高い値の基準電圧VDTHのレベルを越えて直線的に低下する。レベル シフト用抵抗(17,18)の接続点の電圧 VOCPが出力電圧検出回路(7)からの検出信 号VFBの電圧レベルに達すると、電流モード制御用コンパレータ(20)から高い電 $\mathbb{E}(H)$ レベルの信号 V_2 が出力され、R-Sフリップフロップ(23)がリセット状態 となる。これにより、図14(B)に示すようにR-Sフリップフロップ(23)から MOS-FET(3)のゲート端子に付与される駆動信号Vcが高い電圧(H)レベル から低い電圧(L)レベルに切り替えられ、MOS-FET(3)がオン状態からオフ 状態となる。したがって、重負荷~通常負荷時はトランス(2)のフライバックエ ネルギの放出が終了してMOS-FET(3)のドレインーソース端子間電圧VDSの 最小電圧点 (ボトム点) に達すると同時にMOS-FET(3)がターンオンする擬 似共振動作となる。



[0032]

負荷が軽くなり、図14(D)に示すようにDフリップフロップ(28)の出力信号 VIDの電圧レベルが高い電圧(H)レベルから低い電圧(L)レベルに切り替わると 、図14(A)に示すようにMOS-FET(3)に流れるドレイン電流 Ipの最大値 が若干高くなると共に、図14(E)に示すようにレベルシフト用抵抗(17,18)の 接続点電圧VOCPのピーク値が若干下方へ移動する。このとき、電流検出用コン パレータ(27)の非反転入力端子(+)に入力される基準電圧が電圧レベル変更回路(31)により図1 4 (E)に示すように高い値の基準電圧 V DTHから低い値の基準電圧 V_{DTL} に切り替えられる。これと共に、図14(C)に示すボトム検出回路(41)の 出力信号VBDの2回目の立ち下がりエッジに同期してボトムスキップ制御回路(4 2)の第2のDフリップフロップ(51)の信号出力端子(Q)から単発パルス状の信号 V_{DF2} が出力される。また、ANDゲート(52)からは低い電圧(L)レベルの信号 V_{AD}が出力されるため、ORゲート(53)からはボトム検出回路(41)の出力信号V BDの2回目の立ち下がりエッジに同期して高い電圧(H)レベルまで上昇する単発 パルス状の論理和信号 V ORが出力され、R – S フリップフロップ(23)がセット状 態となる。これにより、図14(C)及び(B)に示すようにボトム検出回路(41)の 出力信号 V_{BD}の 2回目の立ち下がりエッジに同期して R-S フリップフロップ(23)からMOS-FET(3)のゲート端子に付与される駆動信号Vcが低い電圧(L)レ ベルから高い電圧(H)レベルに切り替えられ、MOS-FET(3)がターンオンす る。これにより、図14(A)に示すようにMOS-FET(3)に流れるドレイン電 流 I pが直線的に増加すると共に、図14(E)に示すようにレベルシフト用抵抗(17,18)の接続点の電圧 V_{OCP}が直線的に低下する。このとき、図 1 4 (E)に示す ように出力電圧検出回路(7)からの検出信号 VFRの電圧レベルが低い値の基準電 圧 V DTLのレベルよりも高いため、レベルシフト用抵抗(17,18)の接続点の電圧 V OCPは低い値の基準電圧 V DTLのレベルには到達しない。レベルシフト用抵抗(17, 18)の接続点の電圧 V_{OCP}が出力電圧検出回路 (7) からの検出信号 V_{FR}の電圧レベ ルに達すると、電流モード制御用コンパレータ(20)から高い電圧(H)レベルの信 号V2が出力され、R-Sフリップフロップ(23)がリセット状態となる。これによ り、図14(B)に示すようにR-Sフリップフロップ(23)からMOS-FET(3)




[0033]

図9に示す制御回路(8)を有する他励式フライバック型DC-DCコンバータ の負荷の割合に対する発振動作状態の遷移図を図15に示す。ここで、負荷の割 合とはコンバータが負荷に出力できる電力に対して負荷で消費される電力の割合 を示す。負荷の割合が50~100[%]のときは通常負荷~重負荷状態であるこ とを示し、擬似共振動作が行われる。また、負荷の割合が0~70[%]のときは 通常負荷~軽負荷状態であることを示し、ボトムスキップ動作が行われる。負荷 が軽くなり、負荷の割合が100[%]から50[%]に低下すると、擬似共振動作 からボトムスキップ動作に移行し、負荷待機時等の無負荷状態、即ち負荷の割合 が0[%]となるまでボトムスキップ動作が行われる。負荷待機時等の無負荷状態 から負荷が重くなり、負荷の割合が0[%]から70[%]まで増加すると、ボトム スキップ動作から擬似共振動作に移行し、重負荷状態、即ち負荷の割合が100 [%]となるまで擬似共振動作が行われる。したがって、上記の発振動作状態の遷 移の軌跡をグラフで表すと図15に示すようにヒステリシス特性を描く。なお、 図15に示すボトムスキップ動作をスイッチング周波数低減動作に置き換えれば 、図5に示す他励式フライバック型DC-DCコンバータの発振動作状態の遷移 図となる。


[0034]

図9に示す実施の形態では、軽負荷状態のとき、ボトムスキップ制御回路(42)によりMOS-FET(3)のドレインーソース端子間電圧 V_{DS} の2回目の最小電圧点でMOS-FET(3)がターンオンするため、MOS-FET(3)のオフ期間が延長され、MOS-FET(3)のスイッチング周波数が低下する。したがって、MOS-FET(3)のスイッチング回数が減少するので、軽負荷時でのスイッチング損失を低減でき、広い負荷の範囲でスイッチング電源装置の変換効率を向上するこ



[0035]

図16は、図2に示す制御回路(8)を構成する基準電源(26)、電流検出用コンパレータ(27)及びDフリップフロップ(28)に並行してもう一組の基準電源(61)、電流検出用コンパレータ(62)及びDフリップフロップ(63)を設け、2つの電流検出用コンパレータ(27,62)によりレベルシフト用抵抗(17,18)の接続点の電圧 V_{0C} Pをそれぞれ異なる基準電源(26,61)の基準電圧 V_{DT1} , V_{DT2} のレベルで比較し、軽負荷時又は極軽負荷時に2つのDフリップフロップ(28,63)からそれぞれ出力される低い電圧(L)レベルの出力信号 V_{LD1} , V_{LD2} でパルス発生器(22)のパルス信号 V_{4} の発生周期を可変することにより、R-Sフリップフロップ(23)から出力される駆動信号 V_{G} の発振周波数をそれぞれ異なる2つの周波数で低下させる他励式フライバック型DC-DCコンバータの制御回路(8)の実施の形態を示す。ここで、他方の基準電源(61)の基準電圧 V_{DT2} は一方の基準電源(26)の基準電圧



[0036]

負荷が軽くなり、軽負荷状態になると、図17(E)に示すように出力電圧検出 回路(7)からの検出信号 V_{FB} の電圧レベルが一方の基準電源(26)の基準電圧 V_{DT1} のレベルよりも高く且つ他方の基準電源(61)の基準電圧 V_{DT2} のレベルよりも低くなるため、レベルシフト用抵抗(17,18)の接続点の電圧 V_{OCP} は他方の基準電源(61)の基準電圧 V_{DT2} のレベルを超えて直線的に低下するが、一方の基準電源(26)の基準電圧 V_{DT1} のレベルには到達しない。このため、一方の電流検出用コンパ

レータ(27)から低い電圧(L)レベルの電流検出信号 V_{CP1} が出力されると共に、 他方の電流検出用コンパレータ(61)から高い電圧(H)レベルの電流検出信号 V_{CP} 2が出力される。図17(D)に示すように、レベルシフト用抵抗(17,18)の接続点 の電圧 V_{OCP}が出力電圧検出回路(7)からの検出信号 V_{FB}の電圧レベルに達すると 、図17(B)に示すように駆動信号VGの電圧レベルが高い電圧(H)レベルから 低い電圧(L)レベルとなり、MOS-FET(3)がオン状態からオフ状態に切り替 わるため、図17(A)に示すようにMOS-FET(3)に流れるドレイン電流 IDが略ゼロとなる。このとき、2つのDフリップフロップ(28,63)のクロック入力 端子(CLK)に図17(B)に示す駆動信号Vცの立ち下がりエッジ(矢印)が入力さ れると同時に、一方のDフリップフロップ(28)の信号入力端子(D)に一方の電流 検出用コンパレータ(27)からの低い電圧(L)レベルの電流検出信号 V_{CP1} が入力 され、他方のDフリップフロップ(61)の信号入力端子(D)に他方の電流検出用コ ンパレータ(62)からの高い電圧(H)レベルの電流検出信号 V CP2が入力されるの で、一方のDフリップフロップ(28)の信号出力端子(Q)から出力される信号 V_{LD1} の電圧レベルが図17(C)に示すように高い電圧(H)レベルから低い電圧(L)レ ベルに切り替えられると共に、他方のDフリップフロップ(63)の信号出力端子(Q)から出力される信号V_{LD2}の電圧レベルが図17(D)に示すように高い電圧(H) レベルに保持される。したがって、軽負荷時はパルス発生器(22)から出力される パルス信号 V4の周期が長くなるので、MOS-FET(3)のオフ期間が延長され 、発振周波数が低下する。

[0037]

軽負荷状態よりも更に負荷が軽くなり、極軽負荷状態になると、図17(E)に示すように出力電圧検出回路(7)からの検出信号 V_{FB} の電圧レベルが他方の基準電源(61)の基準電圧 V_{DT2} のレベルよりも高くなるため、レベルシフト用抵抗(17,18)の接続点の電圧 V_{OCP} は他方の基準電源(61)の基準電圧 V_{DT2} のレベルに到達しない。このため、2つの電流検出用コンパレータ(27,62)からそれぞれ低い電圧(L)レベルの電流検出信号 V_{CP1} , V_{CP2} が出力される。図17(D)に示すように、レベルシフト用抵抗(17,18)の接続点の電圧 V_{OCP} が出力電圧検出回路(7)からの検出信号 V_{FB} の電圧レベルに達すると、図17(B)に示すように駆動信号 V_{CP1}



Gの電圧レベルが高い電圧(H)レベルから低い電圧(L)レベルとなり、MOS-FET(3)がオン状態からオフ状態に切り替わるため、図17(A)に示すようにMOS-FET(3)に流れるドレイン電流IDが略ゼロとなる。このとき、2つのDフリップフロップ(28,63)のクロック入力端子(CLK)に図17(B)に示す駆動信号VGの立ち下がりエッジ(矢印)が入力されると同時に、それぞれの信号入力端子(D)に各電流検出用コンパレータ(27,62)からの低い電圧(L)レベルの電流検出信号VCP1,VCP2が入力されるので、一方のDフリップフロップ(28)の信号出力端子(Q)から出力される信号VLD1の電圧レベルが図17(C)に示すように低い電圧(L)レベルに保持されると共に、他方のDフリップフロップ(63)の信号出力端子(Q)から出力される信号VLD2の電圧レベルが図17(D)に示すように高い電圧(H)レベルから低い電圧(L)レベルに切り替えられる。したがって、極軽負荷時はパルス発生器(22)から出力されるパルス信号V4の周期が軽負荷時よりも長くなるので、MOS-FET(3)のオフ期間が更に延長されて発振周波数が軽負荷時よりも更に低下する。

[0038]

図16に示す実施の形態では、軽負荷時及び極軽負荷時においてMOS-FE T(3)のゲート端子に付与される駆動信号 V_G の発振周波数がそれぞれ異なる2 の周波数で低下するので、MOS-FET(3)の駆動信号 V_G の発振周波数をより細密に制御してスイッチング電源装置の変換効率を更に向上することができる。

[0039]

図18は、Dフリップフロップ(28)の出力信号VLDが低い電圧(L)レベルのとき、駆動信号VGの発振周期よりも十分長い周期で一定期間 tBだけMOS-FE T(3)のオン・オフ動作を停止させる間欠発振制御手段としての間欠発振制御回路(71)を図2に示す制御回路(8)に設けた他励式フライバック型DC-DCコンバータの実施の形態を示す。なお、図18に示す実施の形態では、セット端子(S)及びリセット端子(R)の双方に高い電圧(H)レベルの信号が同時に入力されたとき、リセット端子(R)の入力を優先して出力するリセット優先型R-Sフリップフロップ(72)が使用される。間欠発振制御回路(71)は、図19(C)及び(D)に示すようにDフリップフロップ(28)から低い電圧(L)レベルの出力信号VLDが入力さ

れたときに、駆動信号 V_G の発振周期(例えば $10\sim50[\mu s]$ 程度)よりも十分長い周期(例えば $1\sim100[ms]$ 程度)で一定期間 t_B だけ高い電圧(H)レベルの出力信号 V_5 をORゲート(21)に出力する。このため、間欠発振制御回路(71)から高い電圧(H)レベルの出力信号 V_5 を発生している期間 t_B はORゲート(21)から出力される信号 V_3 が高い電圧(H)レベルとなるので、リセット優先型R-Sフリップフロップ(72)がリセット状態となり、MOS-FET(3)のゲート端子に一定期間 t_B だけ低い電圧(L)レベルの駆動信号 V_G が付与される。これにより、軽負荷時は駆動信号 V_G の発振周期よりも十分長い周期で一定期間 t_B だけMOS-FET(3)がオフ状態となる間欠発振動作に切り替えることができる。

[0040]

図18に示す実施の形態の他励式フライバック型DC-DCコンバータでは、 重負荷~通常負荷状態のときは、パルス発生器(22)のパルス信号Vムがリセット 優先型R-Sフリップフロップ(72)のセット端子(S)に入力されたときに図19(B)に示す駆動信号Vcが高い電圧(H)レベルとなるので、MOS-FET(3)がオ ン状態となり、図19(A)及び(E)に示すようにMOS-FET(3)に流れるドレ イン電流 I pが直線的に増加すると共にレベルシフト用抵抗(17, 18)の接続点の電 $\mathbb{E} V_{OCP}$ が基準電源(26)の基準電圧 V_{DT} のレベルを超えて直線的に低下する。こ のため、電流検出用コンパレータ(27)から高い電圧(H)レベルの電流検出信号 V CPが出力される。そして、図19(E)に示すようにレベルシフト用抵抗(17,18) の接続点の電圧 V_{OCP}が出力電圧検出回路(7)からの検出信号 V_{FB}の電圧レベルに 達すると、図19(B)に示すように駆動信号VGが高い電圧(H)レベルから低い 電圧(L)レベルとなり、MOS-FET(3)がオン状態からオフ状態に切り替えら れるため、図19(A)に示すようにMOS-FET(3)に流れるドレイン電流IDが略ゼロとなる。このとき、Dフリップフロップ(28)のクロック入力端子(CLK) に図19(B)に示す駆動信号Vçの立ち下がりエッジ(矢印)が入力されると同 時に、信号入力端子(D)に電流検出用コンパレータ(27)からの高い電圧(H)レベ ルの電流検出信号 V CPが入力されるので、信号出力端子(Q)から出力される信号 $m V_{LD}$ の電圧レベルが図19(C)に示すように高い電圧(H)レベルに保持される。 したがって、重負荷〜通常負荷時は、間欠発振制御回路(71)が作動せず、図19




(D)に示すように低い電圧(L)レベルの出力信号 V_5 を発生するので、通常の発振動作が連続的に行われる。

[0041]

負荷が軽くなり、軽負荷状態になると、図19(E)に示すように出力電圧検出 回路(7)からの検出信号 VFRの電圧レベルが基準電源(26)の基準電圧 Vptのレベ ルより高くなるため、レベルシフト用抵抗(17,18)の接続点の電圧 V OCPは基準電 源(26)の基準電圧 V DTのレベルに到達せず、電流検出用コンパレータ(27)から低 い電圧(L)レベルの電流検出信号Vcpが出力される。図19(E)に示すように、 レベルシフト用抵抗(17, 18)の接続点の電圧 V_{OCP}が出力電圧検出回路(7)からの 検出信号 $V_{
m FB}$ の電圧レベルに達すると、図19(B)に示すように駆動信号 $V_{
m G}$ の 電圧レベルが高い電圧(H)レベルから低い電圧(L)レベルとなり、MOS-FE T(3)がオンからオフに切り替わるため、図19(A)に示すようにMOS-FET (3)に流れるドレイン電流 I pが略ゼロとなる。このとき、Dフリップフロップ(2 8)のクロック入力端子(CLK)に図19(B)に示す駆動信号Vcの立ち下がりエッジ (矢印) が入力されると同時に、Dフリップフロップ(28)の信号入力端子(D)に 電流検出用コンパレータ(27)からの低い電圧(L)レベルの電流検出信号 V CPが入 力されるので、Dフリップフロップ(28)の信号出力端子(Q)から出力される信号 VIDの電圧レベルが図19(C)に示すように高い電圧(H)レベルから低い電圧(L)レベルに切り替えられ、間欠発振制御回路(71)が駆動される。これにより、 図19(D)に示すように駆動信号Vcの発振周期よりも十分長い周期で一定期間 t Rだけ高い電圧(H)レベルの信号 V5が間欠発振制御回路(71)から出力され、O Rゲート(21)から出力される信号 V3が一定期間 tBだけ高い電圧(H)レベルとな るので、リセット優先型R-Sフリップフロップ(72)からMOS-FET(3)のゲ ート端子に一定期間 t Rだけ低い電圧(L)レベルの駆動信号 V Gが付与される。し たがって、軽負荷時は駆動信号VGの発振周期よりも十分長い周期で一定期間 tB だけMOS-FET(3)のオン・オフ動作が停止する間欠発振動作となる。


[0042]

図18に示す実施の形態では、MOS-FET(3)に流れるドレイン電流IDが小さい軽負荷状態のときは、Dフリップフロップ(28)の出力信号VLDが低い電圧



[0043]

図2~図18に示す各実施の形態の他励式フライバック型DC-DCコンバー タでは、トランス (2) の 1 次巻線 (2a) 又はM O S - F E T (3) に流れる電流 I η を電 流検出用抵抗(9)により負電圧として検出し、レベルシフト用抵抗(17, 18)の接続 点の電圧 V_{OCP}を過電流制限用コンパレータ(19)、電流モード制御用コンパレー タ(20)及び電流検出用コンパレータ(27)の反転入力端子(-)に入力する形態を示 したが、図20に示すようにトランス(2)の1次巻線(2a)又はMOS-FET(3) に流れる電流 I Dを電流検出用抵抗(9)により正電圧として検出し、この検出電圧 V_{OCP}を過電流制限用コンパレータ(19)、電流モード制御用コンパレータ(20)及 び電流検出用コンパレータ(27)の非反転入力端子(+)に直接入力してもよい。図 20に示す実施の形態の他励式フライバック型DC-DCコンバータでは、図2 1 (B) に示すようにMOS-FET(3)のゲート端子に付与される駆動信号Vgが 低い電圧(L)レベルから高い電圧(H)レベルとなり、MOS-FET(3)がオン状 態になると、図21(A)及び(D)に示すようにMOS-FET(3)に流れるドレイ ン電流 I pが直線的に増加すると共に電流検出用抵抗(9)の検出電圧 V OCPも直線 的に上昇する。重負荷〜通常負荷状態のときは、図21(D)に示すように出力電 圧検出回路(7)からの検出信号 V FR の電圧レベルが基準電源(26)の基準電圧 V DT のレベルよりも高いため、電流検出用抵抗(9)の検出電圧 VOCPが基準電源(26)の 基準電圧VDTのレベルを超えて直線的に上昇する。このため、電流検出用コンパ レータ(27)から高い電圧(H)レベルの電流検出信号VCPが出力される。そして、 図21(D)に示すように電流検出用抵抗(9)の検出電圧 V_{OCP}が出力電圧検出回路 (7)からの検出信号 $V_{
m FB}$ の電圧レベルに達すると、図 $2~1~({
m B})$ に示すように ${
m MO}$ S-FET(3)のゲート端子に付与される駆動信号Vヒが高い電圧(H)レベルから 低い電圧(L)レベルとなり、MOS-FET(3)がオン状態からオフ状態に切り替



[0044]

また、軽負荷状態のときは、図21(D)に示すように出力電圧検出回路(7)か らの検出信号 V_{FB} の電圧レベルが基準電源(26)の基準電圧 V_{DT} のレベルより低く なるため、電流検出用抵抗(9)の検出電圧 V_{OCP}は基準電源(26)の基準電圧 V_{DT}の レベルには到達しない。このため、電流検出用コンパレータ(27)からは低い電圧 (L)レベルの電流検出信号 V CPが出力される。図 2 1 (D)に示すように、電流検 出用抵抗(9)の検出電圧 V_{OCP}が出力電圧検出回路(7)からの検出信号 V_{FB}の電圧 レベルに達すると、図21(B)に示すように駆動信号VGの電圧レベルが高い電 圧(H)レベルから低い電圧(L)レベルとなり、MOS-FET(3)がオン状態から オフ状態に切り替わるため、図 2 1 (A)に示すようにMOS-FET(3)に流れる ドレイン電流 I pが略ゼロとなる。このとき、Dフリップフロップ(28)のクロッ ク入力端子(CLK)に図21(B)に示す駆動信号Vgの立ち下がりエッジ(矢印)が 入力されると同時に、Dフリップフロップ(28)の信号入力端子(D)に電流検出用 コンパレータ(27)からの低い電圧(L)レベルの電流検出信号VCPが入力されるの で、Dフリップフロップ(28)の信号出力端子(Q)から出力される信号 V_{LD}の電圧 レベルが図21(C)に示すように高い電圧(H)レベルから低い電圧(L)レベルに 切り替えられる。したがって、軽負荷時はパルス発生器(22)から出力されるパル ス信号V4の周期が長くなるので、MOS-FET(3)のオフ期間が延長され、発 振周波数が低下する。

[0045]



図20に示す実施の形態では、図2~図18の各実施の形態で示したレベルシフト用抵抗(17,18)が不要となるので、図2~図18に示す各実施の形態に比較して制御回路(8)の構成を簡略化できる利点がある。なお、スイッチング電流を検出する手段としてはマイナス検出(図2~図18)とプラス検出(図20)があり、マイナス検出とプラス検出はスイッチング電源として一長一短がそれぞれにあるが、本発明の本質的なところではなく、マイナス検出及びプラス検出の双方に本発明を適用することが可能である。

[0046]


本発明の実施態様は前記の各実施の形態に限定されず、以下のように更に種々の変更が可能である。

- [1] 前記の各実施の形態では、出力整流平滑回路(6)の直流出力電圧VOUTの検出信号VFBを2次側の出力電圧検出回路(7)からフォトカプラ(14)の発光素子(14 a)及び受光素子(14b)を介して1次側に伝達する形態を示したが、図22に示すように出力電圧検出回路(7)及びフォトカプラ(14)を省略し、フォトカプラ(14)を構成する受光素子(14b)の代わりに制御回路(8)の駆動電圧以上のツェナ電圧を有するツェナダイオード(81)を接続してトランス(2)の駆動巻線(2c)側で出力整流平滑回路(6)の直流出力電圧VOUTの検出信号VFBとして検出してもよい。即ち、図22に示す実施の形態では、トランス(2)の2次巻線(2b)の電圧に比例する電圧が駆動巻線(2c)に発生するため、駆動巻線(2c)側に発生する直流電圧VINは2次巻線(2b)側に発生する直流出力電圧VOUTに比例する。したがって、2次巻線(2b)側の直流出力電圧VOUTの変化分を駆動巻線(2c)側で検出できるので、出力電圧検出回路(7)及びフォトカプラ(14)が不要となり、2次側の回路構成を簡略化することが可能となる。
- [2] 前記の各実施の形態では、トランス(2)の1次巻線(2a)又はMOS-FET (3)と直列に電流検出用抵抗(9)を接続してトランス(2)の1次巻線(2a)又はMOS-FET (3)に流れる電流 I_D を負電圧又は正電圧として検出する形態を示したが、図23に示すようにトランス(2)の1次巻線(2a)側の閉回路に流れる電流 I_D を分流する分流手段としての電流検出端子(92)を有するセンスMOS-FET(91)をスイッチング素子として使用し、電流検出端子(92)に流れる電流を電流検出




用抵抗(9)により電圧に変換して検出してもよい。

- [3] 図9に示す実施の形態では、Dフリップフロップ(50,51)を2段直列に接続し、軽負荷時にMOS-FET(3)のドレインーソース端子間電圧 V_{DS} の2回目の最小電圧点でMOS-FET(3)をターンオンさせる形態を示したが、Dフリップフロップ(50)を3段以上直列に接続し、軽負荷時にMOS-FET(3)のドレインーソース端子間電圧 V_{DS} の3回目以降の最小電圧点でMOS-FET(3)をターンオンさせてもよい。この場合は、軽負荷時にMOS-FET(3)のゲート端子に付与される駆動信号 V_{G} の発振周波数が更に低下するので、軽負荷時でのスイッチング損失を更に低減することが可能となる。
- [4] また、図16に示す実施の形態についても同様に、基準電源(26)、電流検出用コンパレータ(27)及びDフリップフロップ(28)を並行して3組以上設け、軽負荷時にMOS-FET(3)のゲート端子に付与される駆動信号VGの発振周波数を負荷の状態に応じて更に細密に制御してもよい。
- [5] 更に、図24に示すように、図16に示す実施形態の他励式フライバック 型DC-DCコンバータに図9に示す実施の形態のボトム検出回路(41)とボトム スキップ制御回路(42)を設けてもよい。即ち、図24に示す実施の形態の他励式 フライバック型DC-DCコンバータは、MOS-FET(3)のオフ期間中にトラ ンス(2)の駆動巻線(2c)に発生するリンギング電圧によりMOS-FET(3)のド レイン-ソース端子間電圧V_{DS}の最小電圧点を検出するボトム検出回路(41)と、 双方のDフリップフロップ(28,63)の各出力信号 V_{LD1}, V_{LD2} (図 2 5 (D)及び(E)に図示)が共に高い電圧(H)レベルのときにボトム検出回路(41)により検出 された最初の最小電圧点でMOS-FET(3)をターンオンさせ、一方及び他方の Dフリップフロップ(28,63)の各出力信号 V_{LD1},V_{LD2} がそれぞれ低い電圧(L)レ ベル、高い電圧(H)レベルのときにボトム検出回路(41)により検出された2回目 の最小電圧点でMOS-FET(3)をターンオンさせ、双方のDフリップフロップ (28,63)の各出力信号 V_{LD1}, V_{LD2}が共に低い電圧(L)レベルのときにボトム検出 回路(41)により検出された3回目の最小電圧点でMOS-FET(3)をターンオン させるボトムスキップ制御回路(42)とを図16に示す実施の形態の制御回路(8) 内に設けたものである。図24に示すボトムスキップ制御回路(42)は、直列に接



がりエッジに同期して出力される。これにより、軽負荷時はボトム検出回路(41) により検出された2回目の最小電圧点でMOS-FET(3)をターンオンさせるこ とができる。更に、極軽負荷時は、図25(D)及び(E)に示すように双方のDフ リップフロップ(28,63)から低い電圧(L)レベルの出力信号V_{LD1}, V_{LD2}が出力さ れるので、第1及び第2のANDゲート(52,55)から出力される論理積信号V_{AD1} , V_{AD2}は共に低い電圧(L)レベルとなる。一方、第3のDフリップフロップ(54) からは図25(C)に示すボトム検出回路(41)の出力信号 V_{RD}の3回目の立ち下が りエッジに同期して高い電圧(H)レベルまで上昇する単発パルス状の出力信号V DF3が発生するので、ORゲート(53)から高い電圧(H)レベルの単発パルス状の 論理和信号VORがボトム検出回路(41)の出力信号VBDの3回目の立ち下がりエッ ジに同期して出力される。これにより、極軽負荷時はボトム検出回路(41)により 検出された3回目の最小電圧点でMOS-FET(3)をターンオンさせることがで きる。したがって、図24に示す実施の形態でも図16に示す実施の形態と同様 に、軽負荷時及び極軽負荷時において図 2 5 (B)に示すようにMOS-FET(3) のゲート端子に付与される駆動信号VGの発振周波数がそれぞれ異なる2つの周 波数で低下するので、MOS-FET(3)の駆動信号VGの発振周波数をより細密 に制御してスイッチング電源装置の変換効率を更に向上することができる。勿論 、基準電源(26)、電流検出用コンパレータ(27)及びDフリップフロップ(28)を並 行して3組以上設けると共に、Dフリップフロップ(50)を4段以上直列に接続し て、駆動信号VGの発振周波数を軽負荷の程度に応じてそれぞれ異なる3種類以 上の周波数で低下させることも可能である。

- [6] 前記の各実施の形態では、MOS-FET(3)のオン期間とオフ期間を個別に制御する制御方式及びトランス(2)のフライバックエネルギの放出が完了した時点でMOS-FET(3)をオンする擬似共振制御方式(RCC方式)に本発明を適用した形態を示したが、オン・デューティを制御する一般的なPWM(パルス幅変調)制御方式でも構わない。
- [7] 更に、他励式フライバック型DC-DCコンバータに限定されず、直流電源に接続され且つ制御回路に駆動用電力を供給する駆動電源回路を備えた他励式のフォワード型DC-DCコンバータや共振型DC-DCコンバータ等の他のス



[0047]

【発明の効果】

本発明によれば、スイッチング素子がオンからオフに切り替わる時点で2次側に接続される負荷の状態の判定を行うので、誘導ノイズ等の外来ノイズの影響を受けにくく、最少の部品点数で2次側の負荷の状態を1次側にて正確且つ確実に検出することができる。したがって、その検出出力に基づいて最適な発振動作に切り替えることにより、スイッチング電源装置の変換効率を向上することが可能となる。

【図面の簡単な説明】

- 【図1】 本発明によるスイッチング電源装置の基本概念を示すブロック回路図
- 【図2】 本発明によるスイッチング電源装置を他励式フライバック型DC-D Cコンバータに適用した第1の実施形態を示す電気回路図
- 【図3】 図2の回路でのスイッチング電流に対するDフリップフロップの入力 信号及び出力信号の波形を示すタイミングチャート
 - 【図4】 図2の回路の各部の電流及び電圧を示すタイミングチャート
 - 【図5】 本発明の第2の実施形態を示す電気回路図
 - 【図6】 図5の電圧レベル変更回路の内部構成を示す電気回路図
 - 【図7】 図5の電圧レベル変更回路の他の実施形態を示す電気回路図
 - 【図8】 図5の回路の各部の電流及び電圧を示すタイミングチャート
 - 【図9】 本発明の第3の実施形態の制御回路を示す電気回路図
 - 【図10】 図9のボトム検出回路の内部構成を示す電気回路図
- 【図11】 軽負荷時のMOS-FETのドレインーソース端子間電圧に対する
- 図10のボトム検出回路の各部の信号の波形図
 - 【図12】 図9のボトム検出回路の他の実施形態を示す電気回路図
- 【図13】 軽負荷時のMOS-FETのドレイン-ソース端子間電圧に対する
- 図12のボトム検出回路の各部の信号の波形図
 - 【図14】 図9の回路の各部の電流及び電圧を示すタイミングチャート
 - 【図15】 図9の負荷の割合に対する発振動作状態のヒステリシス特性を示す




- 【図16】 本発明の第4の実施形態の制御回路を示す電気回路図
- 【図17】 図16の回路の各部の電流及び電圧を示すタイミングチャート
- 【図18】 本発明の第5の実施形態を示す電気回路図
- 【図19】 図18の回路の各部の電流及び電圧を示すタイミングチャート
- 【図20】 図2の回路でのスイッチング電流を正電圧として検出する場合の実施の形態を示す電気回路図
 - 【図21】 図20の回路の各部の電流及び電圧を示すタイミングチャート
- 【図22】 2次側の直流出力電圧を駆動巻線側で検出する場合の実施の形態を示す電気回路図
- 【図23】 センスMOS-FETを使用した場合の実施の形態を示す電気回路
- 【図24】 図16の回路にボトムスキップ制御回路を付加した場合の実施の形態を示す電気回路図
 - 【図25】 図24の回路の各部の電流及び電圧を示すタイミングチャート
 - 【図26】 従来のスイッチング電源装置を示す電気回路図
- 【図27】 従来のスイッチング電源装置の重負荷時及び軽負荷時でのスイッチング電流を示す波形図


【符号の説明】

(1)・・直流電源、 (1a)・・交流電源、 (1b)・・入力フィルタ回路、 (1c)・・整流ブリッジ回路、 (1d)・・入力平滑コンデンサ、 (2)・・トランス、 (2a)・・1 次巻線、 (2b)・・2 次巻線、 (2c)・・駆動巻線、 (3)・・M OS-FET (スイッチング素子)、 (4)・・出力整流ダイオード、 (5)・・出力平滑コンデンサ、 (6)・・出力整流平滑回路、 (7)・・出力電圧検出回路、 (8)・・制御回路、 (9)・・電流検出用抵抗(電流検出手段)、 (10)・・起動抵抗(起動手段)、 (11)・・整流ダイオード、 (12)・・駆動用平滑コンデンサ、 (13)・・補助整流平滑回路、 (14)・・フォトカプラ、 (14a)・・発光素子、 (14b)・・受光素子、 (15)・・抵抗、 (16)・・基準電源、 (17,18)・・レベルシフト用抵抗、 (19)・・過電流制限用コンパレータ、 (20)・

・電流モード制御用コンパレータ、 (21)・・ORゲート、 (22)・・パルス発 生器(発振制御手段)、(23)··R-Sフリップフロップ、(24)··制御電 源回路、 (25)・・オン・オフ信号発生手段、 (26)・・基準電源、 (27)・・ 電流検出用コンパレータ(電流比較手段)、 (28)・・Dフリップフロップ、 (28a)・・エッジ検出手段、 (28b)・・負荷判定手段、 (31)・・電圧レベル変 更回路(電圧レベル変更手段)、 (32,33)・・分圧抵抗、 (34)・・NPNト ランジスタ、 (35)・・反転器、 (36)・・PNPトランジスタ、 (37)・・抵 抗、 (41)・・ボトム検出回路(ボトム検出手段)、 (42)・・ボトムスキップ 制御回路(ボトムスキップ制御手段)、 (43)・・クリッピングダイオード、 (44,45)・・分圧抵抗、 (46)・・コンデンサ、 (47)・・基準電源、 (48)・ ・コンパレータ、 (49)・・遅延回路、 (50)・・第1のDフリップフロップ、 (51)・・第2のDフリップフロップ、(52)・・(第1の)ANDゲート、 (53)・・ORゲート、(54)・・第3のDフリップフロップ、(55)・・第2の ANDゲート、 (61)・・基準電源、 (62)・・電流検出用コンパレータ、 (6 3)・・Dフリップフロップ、 (71)・・間欠発振制御回路(間欠発振制御手段) 、 (72)・・リセット優先型 R-S フリップフロップ、 (81)・・ツェナダイオ ード、 (91)・・センスMOS-FET、 (92)・・電流検出端子(分流手段) 、 (101)・・スイッチ素子、 (101a)・・制御端子、 (102)・・スイッチ素子 駆動回路、 (103)・・1次側スイッチ素子駆動制御回路、 (104)・・2次側整 流平滑回路、 (105)・・1 次側整流平滑回路、 (106)・・トランス、 (107) ・・検知回路、 (108)・・マイクロコンピュータ、 (109)・・伝達回路





【図1】






【図2】

























【図7】







【図8】









【図10】




【図11】








【図13】
























































【図23】













【図26】



【図27】





【書類名】 要約書

【要約】

【課題】 スイッチング電源装置の2次側の負荷状態を1次側にて正確且つ確実に検出すると共に変換効率を向上する。

【解決手段】 本発明によるスイッチング電源装置は、電流検出手段(9)の検出電圧 V_{OCP}が基準電圧 V_{DT}に達しないときに低い電圧(L)レベルの電流検出信号 V_{CP}を出力し、前記の検出電圧 V_{OCP}が基準電圧 V_{DT}を超えたときに高い電圧(H)レベルの電流検出信号 V_{CP}を出力する電流比較手段(27)と、MOS-FET(3)のターンオフ時の駆動信号 V_Gのエッジを検出するエッジ検出手段(28a)と、エッジ検出手段(28a)が駆動信号 V_Gのエッジを検出したときに電流比較手段(27)から電流検出信号(V_{CP})を取り込んで出力信号(V_{LD})を発生する負荷判定手段(28b)とを有し、負荷判定手段(28b)の出力信号 V_{LD}が低い電圧(L)レベルのときに軽負荷状態と判断し、前記の出力信号 V_{LD}が高い電圧(H)レベルのときに軽負荷状態と判断する。

【選択図】 図1

特願2002-255616

出願人履歴情報

識別番号

[000106276]

1. 変更年月日 [変更理由] 1990年 8月31日

新規登録

住 所 氏 名 埼玉県新座市北野3丁目6番3号

サンケン電気株式会社